电子测量与仪器学报论文范文参考

　　摘要：数字分配矩阵网络及矩阵开关是自动测试系统的重要组成部分，担负着控制信号流的任务，常用于卫星/移动/电信E1/T1信号程控分配调度。采用FPGA作为实现控制逻辑的核心部件，介绍了上位机的软件设计思路和FPGA的内部编程实现及仿真。该方案具有规模大、成本低、高速等特点，可广泛应用于大规模基带数字系统测试及信号程控分配调度中。

　　关键字：基带矩阵开关,FPGA,串口,译码

　　0引言

　　矩阵开关的使用非常灵活方便，是目前程控开关产品中品种最多的产品，在汽车电子、半导体测试、航空航天等领域得到了广泛的应用。FPGA具有运行速度快，内部逻辑资源丰富，外围I/O口数量多等优点，因此本设计选用FPGA作为核心器件。

　　1系统结构及功能

　　本设计是为了实现64位输入信号到64位输出的任意无交叉的切换，即输入与输出是一一对应的。由于本设计是针对基带数字信号，而设计中选用的晶振频率为25MHz，因此根本不用考虑FPGA处理异步时钟域数据传输的问题，只需直接将对应的输入信号经电平转换后，经译码后直接输出到相应的某路输出接口即可[2?3]。上位机ARM通过串口向FPGA发送接口的连接信息，FPGA根据接收到的数据进行译码，将对应的输入与对应的输出连接起来，实现规定链路的连接[4?5]。考虑到所含资源以及管脚数量，本设计选用Altera公司CycloneⅢ系列EP3C25F256型FPGA。选用了4块32路的电平转换芯片实现5V信号向FPGA能够识别的TTL信号的转换。其结构框图如图1所示。

　　2上位机设计

　　上位机的界面如图2所示。在相应的输入通道文本框里输入0～64，点击“确定”按钮后，首先对文本框里所有的数据进行比较判断，如出现重复则进行报错，提示重新输入。无误后，通过串口按输出接口顺序依次向FPGA发送64条接口的连接指令。每一条指令包含3B，第一个字节为信息头“AA”，若FPGA接收到的某条指令的头字节不是“AA”，则无返回信息，上位机将重新发送这条指令直到正确为止。第二个字节为输入端口字节，即对应文本框中的数字，如没有输入数字则默认发送0，所以如需端口某条链路断开只要在相应的文本框中输入0，点击确定即可。第三个字节为输出端口对应的数据，按1到64顺序发送。图2中的“远控”按钮为预留的用作计算机远控使用。

　　3下位机设计

　　3.1串口通信协议

　　串行通信是一种可以将接收到的并行数据字符转换为连续的串行数据流发送出去，同时可将接收的串行数据流转换为并行的数据字符发送出去的通信协议。其数据帧主要包括1位起始位，8位数据位，1位奇偶校验位，1/2位停止位。

　　3.2FPGA内部编程

　　FPGA模块的主要功能是实现串口收发和译码，相应地在用VerilogHDL实现时也分为串口收发和译码2个电路模块，经综合后其RTL级视图如图3所示。开发工具采用Altera公司推出的集成EDA开发工具QuartusⅡ，可以完成Altera公司所有的FPGA/CPLD产品开发的设计输入、综合、实现等环节[6?7]。

　　3.2.1串口收发模块设计

　　串口收发模块就是图3中的uart_top模块，主要负责串行数据的接收与发送，并将接收到的数据送入下一级。该模块的功能已通过串口调试工具调试成功。该模块由4个子模块构成，分别为控制接收波特率的speed_rx模块、控制发送波特率的speed_tx模块、数据接收模块my_uart_rx、数据发送模块my_uart_tx[8]。

　　3.2.2译码模块设计

　　3.2.3译码模块仿真

　　由于64×64的仿真很繁琐且不易操作，所以对4×4的译码模块进行仿真，仿真结果如图8所示，输出1与输入3相连，输出2与输入4相连，输出3悬空，输出4与输入2相连。

　　4结语

　　本系统基本能实现基带数字信号的分配路由，其最大的优点在于速度高，规模大，成本低，虽然目前还没做出实物，但通过串口调试和仿真，已经得到了令人满意的结果。

　　参考文献

　　[1]李行善.自动测试系统集成技术[M].北京：电子工业出版社，2004.

　　[2]张洪刚，邢焕革，王德石，等.基于FPGA的大规模矩阵开关设计[J].鱼雷技术，2006，14（2）：44?45.

　　[3]张宏伟，尚朝轩，于久恩.一种高性能的VXI矩阵开关模块的研制[J].电子产品世界，2001（7）：25?27.

　　[4]姜香菊，刘二林.基于DSP和CPLD的矩阵变换器矢量控制系统研究[J].制造业自动化，2012（4）：113?116.

　　[5]王振生.基于I2C总线的大型开关矩阵设计与实现[J].国外电子元器件，2006（11）：4?7.

　　[6]王诚，蔡海宁，吴继华.AlteraFPGA/CPLD设计[M].2版.北京：人民邮电出版社，2011.